EPM7256E特点:
.高性能和EEPROM的可编程逻辑器件
(PLD)的第二代基于Max ?架构
.5.0 - V在系统可编程能力(ISP),通过内置的
IEEE标准。 1149.1联合测试行动组(JTAG)接口提供
最大7000S设备
- ISP的电路与IEEE标准兼容。 1532
.包括5.0 - V的MAX 7000器件和5.0 - V的互联网服务供应商的最大7000S
设备
.内建JTAG边界扫描测试(BST)于最大7000S电路
设备与128或更多的宏单元
.具有完整的EPLD的逻辑密度范围从600到家庭
5000(见表1和2)实用盖茨
.5纳秒引脚到引脚的逻辑延时高达175.4 MHz的计数器
频率(包括互连)
.的PCI兼容的设备可用
猜你喜欢
- 2023-03-09Microchip PIC18 系列:PIC18F26K40 微控制器解密
- 2023-03-02SAMD21 仿真器/模拟器编程和调试
- 2023-03-02呼吸机设计项目
- 2023-02-16德州MAX232驱动器/接收器
- 2023-02-14Axcelerator AX1000 Microsemi微控制器
- 2023-02-11MAX4896ATP+芯片解密
- 2023-02-102N3904S三极管/MOS管
- 2023-02-10STM32F405RGT6单片机解密
- 2023-02-10DS28E01-100达拉斯芯片数据与解密
- 2023-02-09STM8S系列意法半导体STM8S003芯片