信号完整性问题是目前高速数字系统设计领域面临的研究课题。在设计方法、设计工具，乃至设计队伍的构成和协作上，以及设计人员的思路，都需要不断地改进，确保系统正常工作是所有工程技术人员所要达到的最终目的。

高速PCB的信号完整性问题主要包括信号反射、串扰、信号延迟和时序错误。

　　· 反射：信号在传输线上传输时，当高速PCB上传输线的特征阻抗与信号的源端阻抗 或负载阻抗不匹配时，信号会发生反射，使信号波形出现过冲、下冲和由此导致的振铃现象。过冲(Overshoot)是指信号跳变的第一个峰值(或谷值)，它是在电源电平之上或参考地电平之下的额外电压效应；下冲(Undershoot)是指信号跳变的下一 个谷值(或峰值)。过大的过冲电压经常长期性地冲击会造成器件的损坏，下冲会降

　　低噪声容限，振铃增加了信号稳定所需要的时间，从而影响到系统时序。

　　· 串扰：在PCB中，串扰是指当信号在传输线上传播时，因电磁能量通过互容和互感耦合对相邻的传输线产生的不期望的噪声干扰，它是由不同结构引起的电磁场在同一区域里的相互作用而产生的。互容引发耦合电流，称为容性串扰；而互感引发耦合电压，称为感性串扰。在PCB上，串扰与PCB设计走线长度、信号线间距，以及参考地平面的状况等有关。

　　· 信号延迟和时序错误：信号在PCB的导线上以有限的速度传输，信号从驱动端发出到达接收端，其间存在一个传输延迟。过多的信号延迟或者信号延迟不匹配可能导致时序错误和逻辑器件功能混乱。

　　基于信号完整性分析的高速数字系统设计分析不仅能够有效地提高产品的性能，而且可以缩短产品开发周期，降低开发成本。在数字系统向高速、高密度方向发展的情况下，掌握这一设计利器己十分迫切和必要。在信号完整性分析的模型及计算分析算法的不断完善和提高上，利用信号完整性进行计算机设计与分析的数字系统设计方法将会得到很广泛、很全面的应用。